KOREAN INTELLECTUAL PROPERTY OFFICE (19)

KOREAN PATENT ABSTRACTS

(11)Publication

1020020016319 A

number:

(43) Date of publication of application:

04.03.2002

(21)Application number: 1020000049583

(71)Applicant:

HYNIX SEMICONDUCTOR

(22)Date of filing:

25.08.2000

(72)Inventor:

JUNG, GWAN YEOL

(51)Int. CI

G09G 3/36

(54) STN LCD DRIVING CIRCUIT

P.o

(57) Abstract:

PURPOSE: An STN LCD(super twisted nematic liquid crystal display) driving circuit is provided to largely reduce a circuit area and therefore an entire chip size by reducing constitutional elements for driving one channel.

CONSTITUTION: An STN LCD driving circuit comprises a first switching circuit(302a), a second switching circuit(302b) and a plurality of channel driving circuits. The first switching circuit includes a first switching element (306) for outputting a first

voltage as a full down voltage when a first control signal is logic 0, and a second switching element (308) for outputting a second voltage as a full down voltage when a first control signal is logic 1. The second switching circuit includes a third switching element (310) for outputting a third voltage as a full up voltage when a first control signal is logic 0, and a fourth switching element (312) for outputting a fourth voltage as a full up voltage when a first control signal is logic 1. The channel driving circuit includes an output control circuit for generating a second control signal, a full up device for outputting full up voltage as a third control signal, and a full down device for outputting full down voltage as a third control signal.

© KIPO 2002

Legal Status Date of final disposal of an application (20020930) Patent registration number (1003654330000) Date of registration (20021206)

인용발명2: 한국공개특허 제2002-16319호(2002.03.04) 1부.

[첨부그림 1]

与2002-0016319

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. G09G 3/36

(11) 공개번호 ₹2002-0016319 (43) 공개일자 2002년00월04일

(21) 출원번호	10-2000-0049583
(22): 출원일자	2000년 08월25일
(71) 출원인	주식회사 하미닉스반도체 박종섭
	경기 이천시 부발을 아미리 산136~1
(72) 발명자	정판열
	충청복도청주시상당구출량동891현대APT403-806
(74). 대리인	강성배

(54) 에스티엔 엘시디 구동 회로

17.4

보병은 에스티엔 엘시디(Super Twisted Nematic Liquid Crystal Display) 구동 회로에 관한 것으로, 적은 수의 구성 요소로 STN LCD 구등 최로를 구현함으로써 STN LCD 구등 최로를 준이는 그 목적이 있다. 이와 같은 목적의 본 남명은 제 1. 및 제 2 스위칭 회로와 다수 개의 채널 구등최로를 포함하여 미루어진다. 제 1 스위칭 회로는 제 1 전압을 압력받고 제 1 제어 신호가 논리 0일 때 턴 온 되어 제 1 전압을 할 다운 전압으로서 통력하는 제 1 소위칭 소지와, 제 2 전압을 합력받고 제 1 1 제어 신호가 논리 0일 때 턴 온 되어 제 1 제어 신호가 논리 1일 때 턴 온 되어 제 2 전압을 즐 디오 전압으로서 출력하는 제 2 스위칭 소지와 구비하여 미루어진다. 제 2 스위칭 소지를 구비하여 미루어진다. 제 2 스위칭 소지를 구비하여 미루어진다. 제 3 전압을 압력받고 제 1 제어 신호가 논리 1일 때 턴 온 되어 제 3 전압을 출 다운 지원이 즉 전압으로서 출력하는 제 3 전압을 하는 전 4 전압을 압력받고 제 1 제어 신호가 논리 1일 때 턴 온 되어 제 4 전압을 발생시키는 후탁 제어 최로는 모이 제 4 전압을 발생시키는 후탁 제어 최로와 제 2 제어 신호가 논리 0일 때 턴 온 되어 중 압 전압을 제 3 제어 신호로서 출력하는 중 압 소와 제 2 제어 신호가 논리 1일 때 턴 온 되어 중 다운 전압을 제 3 제어 신호로서 출력하는 중 압 소자 및 제 2 제어 신호가 논리 1일 때 턴 온 되어 중 다운 전압을 제 3 제어 신호로서 출력하는 중 압 소자 및 제 2 제어 신호가 논리 1일 때 턴 온 되어 중 다운 전압을 제 3 제어 신호로서 출력하는 중 압 소자 등록 구비하여 미루어진다. 온 말망에 따른 되어 모양을 제 3 제어 신호로서 출력하는 중 압 소자 등록 구비하여 미루어진다. 온 말망에 따른 되어 모양을 제 3 제어 신호로서 출력하는 중 압 소자 등록 구비하여 미루어진다. 온 말망에 따른 되어 모양을 제 3 제어 신호로서 출력하는 중 압 소자를 구비하여 미루어진다. 온 말망에 따른 되어 모양을 제 3 제어 신호로서 출력하는 중 압 소자를 구비하여 미루어진다. 온 말망에 따른 되어 모양을 제 3 제어 신호로서 출력하는 중 압 소자를 구비하여 미루어진다. 온 말망에 따른 되어 모양을 가 되어 인공에 전체 합 사이즈 역시 크게 감소하는 효과를 제공한다.

1144

<u>53</u>

MEIOI

STN LCD

BAN

도면의 권단화 설명

도 1은 총래의 STN LCD 구동 최로를 나타낸 최로도.

도 2는 중래의 STN LCD 채널 구동 신호를 LIEFU 파형도.

도 3은 본 발명에 따른 STN LCD 구동 최로를 나타낸 최로도,

* 도면의 주요 부분에 대한 부호의 설명 *

102, 314 : 출력 제어 회로

104, 106, 318 : 엔모스 트랜지스터 108, 110, 316 : 피모스 트랜지스터

302 : 스위칭 회로 304 : 채널 구동 회로 306~312 : 트랜스미션 게이트

DATA : GIOIEI 신호

(000 : 프레임 제어:신호 (001 : 채널 구동 신호)

BR ENS FEE

里里里 早到

坚恕이 今可仁 기술문에 및 그 문에의 증面기술

본 발명은 엘시디 구동 회로에 관한 것으로, 특히 STN LCD(Super Twisted Nematic Liquid Crystal Display)의 채널을 구동하기 위한 STN LCD 구동 회로에 관한 것이다.

SIN LODE 액정 본자가 병을 적합하게 반사할 수 있도록 꼬이면서 스크린 상에 문자 및 그림을 표현하는 방식의 디스플레이 장치이다. 이 액정·분자를 가리켜 화학 용어로 나머틱(kematic)이라 하는데, SIN LOD는 추로 계산기나 이동·전화의 디스플레이처럼 '간단한 숫자나' 문자를 표시하는 '단순한 화상 디스플레이용 으로 사용된다. SIN LODE '그레이 스케일 방식을 취하고, 이를 통한 명임의 단계로 색상을 표현한다. 16 그레이 스케일을 가진 스크린은 16개의 다른 명암 단계를 출력할 수 있는데 이 정도의 단계에로 유사하는 모든 명사 당시를 가진 스크린은 16개의 다른 명암 단계를 출력할 수 있는데 이 정도의 단계에 문사 작업 정도는 무리 없이 수행할 수 있다. SIN LODE 홍백 반전을 기본 개념으로 하는데, 이것은 텍스트 모든에서 환화 바탕에 검은색 문자를 나타내거나 검은색 바탕에 흰색 문자를 나타내는 등 가시성을 높일 수 있다.

도 1은 증래의 STN LCO 구등 회로를 나타낸 회로도로서, 하나의 채널을 구동하기 위한 회로이다. 도 1에 나타낸 비와 같이, 하나의 채널을 구동하기 위한 증래의 STN LCO 구동 회로는 네 개의 출력 제어 화로 (102a~102d)와 두 개의 피모소 트랜지스터(108)(110) 및 두 개의 엔모스 트랜지스터(104)(106)로 구성된 다. 각각의 출력 제어 회로(102)에서는 데이터 신호(0ATA)와 프레임 제어 신호(000)가 각각 압력된다. 각각 의 출력 제어 최로(102)에서는 데이터 신호(0ATA)와 프레임 제어 신호(000)가 각각 압력된다. 각각 의 출력 제어 신호를 발생시켜서 두 개의 피모스 트랜지스터(108)(110) 또는 두 개의 엔모스 트랜지스 터(104)(106) 가운데 하나를 된 온 시킨다. 다음의 표 1은 데이터 신호(0ATA)와 프레임 제어 신호(000)의 논리 값과 채널 구동 신호(0JT)의 전압 레벨의 관계를 나타낸 것이다.

[# 1]

000	DATA.	OUT
0.	0	VI.
0.	i	(43
1	0	\ Y 2
1.	91	YO

도 2는 홈래의 STN LCC 채널 구동 신호를 LIETU 파형도이다. 도 2(a)에 LIETU 바와 같이, 동말한 데이 터 신호(DATA)에 대해 오드 프레임(odd frame)에서는 채널 구동 전압(OUT)이 위과 13 레벨이고, 미분 프 레임(even frame)에서는 12와 100대로 액칭에 동일한 극성의 전압을 계속 가하게 되면 액칭이 일정한 방 항성을 갖게되어 그 정상적인 기능을 수행할 수 있게된다. (D라서 이웃한 프레임에서의 채널 구동 신호의 레벨을 교변 반전시켜서 액칭이 방향성을 갖지 않도록 한다.

하나의 STN LCD 패널은 무수히 많은 화소로 구성되기 때문에 이를 구동하기 위하여 많은 수의 구동 회로 가 필요하다는 중래의 STN LCD 구동 회로는 하나의 채널을 구동하기 위하여 모두 네 개의 설력 제어 회로 (102a~102d)와 네 개의 트랜지스터(104~110)가 필요하기 때문에, 전체 STN LCD 구동 회로가 차지하는 면찍은 매우 키시 칩 사이즈를 중기시키는 주된 원인이 된다.

显想的 01年22月 81七 기章母 37月

본 발명은 적은 수의 구성 요소로 STN LCO 구동 회로를 구현합으로써 STN LCO 구동 회로가 차지하는 면적 을 줄이는데 그 목적이 있다.

이와 같은 목적의 본 발명은 제 1 및 제 2 스위칭 회로와 다수 개의 채널 구동회로를 포함하여 이루어진 다.

제 1 스위청 회로는 제 1 전입을 입력받고 제 1 제어 신호가 논리 0일 때 턴 온 되어 제 1 전압을 중 다 운 전압으로서 출력하는 제 1 스위칭: 소자와, 제 2 전압을 입력받고 제 1 제어 신호가 논리 1일 때 턴 온 되어 제 2 전압을 풀 다운 전압으로서 출력하는 제 2 소위칭 소자를 구비하여 이루어진다.

제 2 스위청 최로는 제 3 전압을 압력받고 제 1 제어 신호가 본리 0일 때 턴 온 되어 제 3 전압을 줄 압 전압으로서 플릭하는 제 3 스위칭 소지와, 제 4 전압을 압력받고 제 1 제어 신호가 논리 1일 때 턴 온 되 어 제 4 전압을 통 업 전압으로서 출력하는 제 4 스위칭 소자를 구비하여 이루어진다.

재벌 구동 회로는 데이터 신호와 제 1 제이 신호의 논리 값을 조합하여 제 2 제이 신호를 발생시키는 종 력 제어 회로와, 제 2 제어 신호가 논리 I일 때 턴 온 되어 풀 업 전압을 제 3 제어 신호로서 출력하는 중 업 소자와, 제 2 제어 신호가 논리 I일 때 턴 온 되어 줄 다운 전압을 제 3 제어 신호로서 출력하는 중 다운 소자를 구비하여 이루어진다.

발명의 구성 및 작용

본 발명에 따른 STN LCO 구동 회로의 비림적한 실시예를 도 3을 창조하여 설명하면 다음과 같다. 도 3은 본 발명에 따른 STN LCO 구동 회로를 나타낸 회로도이다.

도 3에 LIEUU 바와 같이, 본 발명에 따른 3대 LCD 구동 최로는 제 1 및 제 2 스위칭 최로(302a)(302b)와 다수 개의 채널 구동 최로(304a~304h)를 포함하여 이루어진다. 제 1 스위칭 최로(302a)는 제 1 트랜스미션 게이트(306)와 제 2 트랜스미션 게이트(306)로 구성되며, 제 1 전압(VI)과 제 2 전압(VI) 가운데 하나를 선택하여 을 다운 전압(R)으로서 출력한다. 제 1 트랜스미션 게이트(306)에는 제 1 전압(W)이 압력되는데, 미 제 1 트랜스미션 게이트(306)는 프레임 제어 신호(000)가 논리 0일 때 된 온 되어 제 1 전압(VI)을 둘 업 전압(VI)으로서 출력한다. 제 2 트랜스미션 게이트(306)에는 제 2 전압(VI)이 압력된다. 이 (VI)을 둘 업 전압(VI)으로서 출력한다. 제 2 트랜스미션 게이트(306)에는 제 2 전압(VI)이 압력된다. 이 (VI)을 둘 다 전압(VI)으로서 출력한다.

'제 2.스위청 회로(302b)는 제 3 트랜스미션 게이트(310)와 제 4 트랜스미션 게이트(312)를 포함하여 이루 어진다. 계 3 트랜스미션 게이트(310)에는 제 3 전압(V2)이 입력된다. 이 제 3 트랜스미션 게이트(310)는 프레임 제어 산호(000)가 논리 0일 때 된 온 되어 제 3 전압(V2)을 줄 업 전압(V3)으로서 출력한다. 제 4 트랜스미션 게이트(312)에는 제 4 전압(V3)이 입력된다. 이 제 4 트랜스미션 게이트(312)는 프레임 제어 산호(000)가 논리 1일 때 된 온 되어 제 4 전압(V3)을 줄 업 전압(V₀)으로서 출력한다.

채널, 구동 회로(304a)는 출력 제어 회로(314)와 풀 업 트랜지스터(316), 풀 다운 트랜지스터(318)를 포함하여 미루어진다. 출력 제어 회로(314)는 데이터 신호(DATA)와 프레임 제어 신호(000)의 논리 값을 조함하여 출력 제어 신호(CTRL)와 분임 이일 때 된 오른 제어 신호(CTRL)와 논리 이일 때 된 오는 되어 풀 업 전압(%)을 채널 구동 신호(WT)로서 출력한다. 를 다운 트랜지스터(318)는 출락 제어 신호(CTRL)가 논리 이일 때 된 온 되어 풀 다 전압(%)을 채널 구동 신호(WT)로서 출력한다. 플 다운 트랜지스터(318)는 출락 제어 신호(CTRL)가 논리 1일 때 된 온 되어 풀 다운 전압(%)을 채널 구동진압(WT)으로서 출력한다.

:DI와 같은 본 발명에 따른 STH LCD 구동 회로의 통작을 정리하면 다음의 표 2와 같다.

[# 2]

0000	DATA.	V i	V ₆ .	CTRL	OUT	
.0	0.	V3	VI.	Н	· · Y1	
0	1	¥3	VI.	L	V3	
1:	0	YO.	Y2.	L	V2	
1.	1	YO	¥2	Н	VO	

표 2에 나타낸 바와 같이, 오드 프레암(000-0)에서는 폴 업 전압(V.)이 Y3이고, 퓰 다운 전압(V.)이 Y1이다. 이 경우 데이터 신호(0ATA)가 논리 0이면 출력 제에 신호(0FR.)가 하이 레벨이 되어 채널 구동 전압 (0UT)은 V1 레벨이 되며, 반대로 데이터 신호(DATA)가 논리 1이면 출력 제에 신호(CTR.)가 로우 레벨이 되어 채널 구동 전압(0UT)은 V2 레벨이 된다.

이분 프레일(000-1)에서는 를 업 전압(Y₀)이 Y0이고, 를 다운 전압(Y₀)이 Y2이다. 이 경우 데이터 신호 (DATA)가 논리 이미면 홀릭 제어 신호(CTRL)가 로우 레벨이 되어 제일 구동 전압(OUT)은 Y2 레벨이 되며, 번대로 대이터 신호(DATA)가 논리 1이면 홀릭 제어 신호(CTRL)가 하이 레벨이 되어 채널 구동 전압(OUT) 은 Y0 레벨이 된다:

성술한 비와, 같이, 하나의 채널을 구동하기 위한 본 발명에 따른 STN LCD 구동 회로는 하나의 출력 제어 회로(314)와 두 개의 트랜지스터(316()318) 만으로 구성되므로 총래의 경우와 비교할 때 회로가 차지하는 면적이 크게 감소하는 것을 알 수 있다.

Egu ST

본 발명에 (CJE STN LCC)구동 회로는 하나의 채널을 구동하기 위한 회로의 구성 요소가 기존의 경우보다 매우 적어 최로 면적을 크게 줄이고; 이 때문에 전체 칩 사이즈 역시 크게 감소하는 효과를 제공한다.

(57) 경구의 범위

청구한 1

. 제 1 전압을 입력받고:제 1 제어 선호가 논리 0일 때 턴 온 되어 상기 제 1 전압을 풀 다운 전압으로서 울력하는 제 1 소위청 소자와, 제 2 전압을 입력받고 상기 제 1 제어 신호가 논리 1일 때 턴 온 되어 상 기 제 2 전압을 상기 줄 다운 전압으로서 울력하는 제 2 소위청 소자를 구비하는 제 1 소위청 회로와;

제 3 전압을 입력받고 상기 제 1 제여 신호가 는라 0일 때 턴 온 되어 상기 제 3 전압을 둘 압 전압으로 서 찰력하는 제 3 소위청 소자와, 제 4 전압을 입력받고 상기 제 1 제어 신호가 논리 1일 때 턴 온 되어 상기 제 4 전압을 상기 를 업 전압으로서 출력하는 제 4 소위청 소자를 구비하는 제 2 소위청 최로와;

데이터 신호와 상기 제 1 제이 신호의 논리 값을 조합하여 제 2 제어 신호를 발생시키는 출력 제어 회로 와, 상기 제 2 제어 신호가 논리 0일 때 된 본 되어 상기 풀 업 전입을 제 3 제어 신호로서 울력하는 풀 업 소자와, 상기 제 2 제어 신호가 논리 1일 때 된 온 되어 상기 줄 다운 전입을 상기 제 3 제어 신호로

基 2002-0016319

사 출력하는 풀 다운,소자를 구비하는 다수 개의 채널 구동 최로를 포함하여 이루어지는 에스티앤 엘시다 구동 최로

경구함 2

청구항 1에 있어서,

장기 제 1 내자 제 4 스위청 조자가 트랜스미션 게이트인 것이 특징인 메스터엔 엘시디 구동 최로,

성구함 3

성구함 1에 있어서...

생기 제 1 제어 신호가 이른 프레임과 오토 프레임을 구분하는 프레임 제어 신호인 것이 특징인 에스티엔 일시다 구동 회로


청구함 4

'참구항 1에 있어서,


상기 제 3:제어 신호가 엘시디 패널의 단위 최소를 구동하는 채널 구동 신호인 것이 특징인 에스티엔 엘 시디 구동 회로

<u>年四</u>


SBI




502



£026



583



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

Section (Section of the